PAT-NO:

JP405102482A

DOCUMENT-IDENTIFIER: JP 05102482 A

TITLE:

STRUCTURE OF PMOSFET AND ITS

MANUFACTURING METHOD

PUBN-DATE:

April 23, 1993

**INVENTOR-INFORMATION:** 

NAME

HAYASHI, TAKANAO OONO, MORIFUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD

N/A

APPL-NO:

JP03260705

APPL-DATE:

October 8, 1991

INT-CL (IPC): H01L029/784, H01L021/336

#### **ABSTRACT:**

PURPOSE: To form a PMOSFET in less manhours, in excellent yield rate, and at low cost by enabling the formation of a p-layer for forming gate drain overlap structure to be executed by thermal diffusion.

CONSTITUTION: A gate SiO<SB>2</SB> film 15 is made as a gate insulating film on an n-type silicon substrate 11. The section being one part of the gate SiO<SB>2</SB> film and the channel planned area of the board 11 is changed into a insulating oxynitride film 21 by being nitrided by N < SB > 2 < /SB > 0 or NH<SB>3</SB>. And a gate electrode 27 is made, which

contains p-type impurities so that it may cover the insulating oxynitride film 21 and jut out over to the gate SiO<SB>2</SB> film 15 parts on both sides in the longitudinal direction of a channel. And, BF<SB>2</SB> ions are implanted and annealed, and p-type impurities 37 are diffused from the gate electrode 27 to the board 11 so as to form a p-type diffusion layer 39. What is more, boron 37 passes the gate SiO<SB>2</SB> film 15 and diffuses into the board 11, but the oxynitride film 12 checks the passage of boron 37, so boron does not diffuse to the board 11 below it.

COPYRIGHT: (C) 1993, JPO&Japio

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-102482

(43)公開日 平成5年(1993)4月23日

(51)Int.Cl. <sup>5</sup> H 0 1 L 29/ 21/	庁内整理番号	FI		技術表示箇所
	8225-4M 8225-4M	H01L 29/78	301 X	
	0220 <sup>™</sup> 4M		301 P	

審査請求 未請求 請求項の数4(全 6 百)


		番査請求 未請求 請求項の数4(全 6 負)
(21)出願番号	特願平3-260705	(71)出願人 000000295
(22)出顧日	平成3年(1991)10月8日	沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号
		(72)発明者 林 孝尚
		東京都港区虎ノ門1丁目7番12号 沖電気
		工業株式会社内
		(72)発明者 大野 守▲史▼
		東京都港区虎ノ門1丁目7番12号 沖電気
		工業株式会社内
		(74)代理人 弁理士 大垣 孝

# (54)【発明の名称】 PMOSFETの構造およびその製造方法

# (57)【要約】

【目的】 PMOSFETにゲート・ドレインオーバーラップ構造を採用する製造プロセスは技術的に複雑となるため、この問題を解決する製造方法、および構造を提供する。

【構成】 PMOSFETにおいて、その構造をゲート・ドレインオーバーラップ構造とすることを特徴とするが、ゲート絶縁膜であるSiO2 膜を形膜した後、チャネル部分の上部に当たるSiO2 膜のみをN2 O, NH3 等により窒化させ、チャネル部分にはボロンが突き抜けないようにし、チャネル部分以外はボロンを突き抜けさせ、P-層を形成することにより、ゲート・ドレインオーバーラップ構造を形成する。



1

## 【特許請求の範囲】

【請求項1】 下地上にゲート絶縁膜を介在させて P+ ポリシリコンのゲート電極を設けてなる前記ゲート絶縁 膜の一部分を酸窒化絶縁膜としたゲート・ドレインオー バーラップ構造を採ることを特徴とするPMOSFET の構造。

【請求項2】 請求項1に記載のPMOSFETを製造 する方法において、

- (a) 下地上にゲート絶縁膜としてゲート酸化膜を形成 する工程と、
- (b) 該ゲート酸化膜の一部分であって、前記下地のチ ャネルとなるチャネル予定領域上の部分を酸窒化絶縁膜 に変える工程と、
- (c)該酸窒化絶縁膜を覆い、かつこの酸窒化絶縁膜か らチャネル長方向の両側のゲート酸化膜部分上にはみ出 すようにP型不純物を含有するゲート電極を形成する工 程と、
- (d) 前記(c) 工程後のアニール時に、前記ゲート電 極から前記ゲート酸化膜部分を経て前記下地中へ前記P する工程とを含むことを特徴とするPMOSFETの製 造方法。

【請求項3】 請求項2に記載の製造方法において、 **亜酸化窒素(N2O)またはアンモニア(NH3)を用** いて前記ゲート酸化膜を窒化することにより行うことを 特徴とする製造方法。

【請求項4】 請求項2に記載の製造方法において、 前記P型不純物をボロン(B)とすることを特徴とする 製造方法。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】この発明は、MIS型電界効果型 トランジスタ、特にPMOSFETの構造およびその製 造方法に関する。

## [0002]

【従来の技術】P\* ポリシリコンをゲート電極とするP MOSFETにおいても、素子の微細化に伴いホットキ ャリアによる素子劣化が問題となって来た。

【0003】そこで、発明者はホットキャリアの発生を 防止するため、NMOSFETと同様、PMOSFET 40 についてもゲート・ドレインオーバーラップ構造を採用 することを考えた。

【0004】従来、NMOSFETにおけるゲート・ド レインオーバーラップ構造の採用は文献 米国電子電気 技術者協会誌 (IEEE IEDM Tech. Di g., pp38-41, 1987) に報告されている。 この文献のに開示されている構造を図2の(A)および (B) に要部断面図で示す。図2の(A)は、旧来型の 構造であり、N- 層の上は主としてサイドウォールであ る。これに対し図2の(B)は、従来の改良型の構造で 50

あり、ゲート電極をN- 層の上まで延ばし、高信頼性、 高駆動能力を得ている。

2

【0005】なお、図2の(B)において、基板を10 O、N<sup>+</sup> 層を112、N<sup>-</sup> 層を114、ゲート絶縁膜を 116、ゲート電極の上部を118a、およびその下部 を118b、サイドウォールを120としてそれぞれ示 してある。

【0006】また、ゲート絶縁膜については、従来シリ コン基板を酸化したSiO2 が用いられて来たが、その 10 例が文献②(IEEE IEDM Tech. Di g., pp425-428, 1990) に開示されてい る。この文献②に開示されている構造を図3に断面図で 示す。この構造によれば、基板130上にゲート絶縁膜 のSiO<sub>2</sub>を形成した後、さらに亜酸化窒素(N<sub>2</sub>O) またはアンモニア (NH3 により窒化した酸窒化絶縁膜 132が提案されている。この酸窒化絶縁膜132は従 来のSiO2 膜に比べ電気的なストレスに対し信頼性が 高いことが、同文献に報告されている。なお、134は ゲート電極であって、136はゲート電極134に含ま 型不純物を拡散して、前記下地中にP-型拡散層を形成 20 れているボロン(B)の不純物イオンであり、138は N<sup>+</sup> 層である。

> 【0007】ところで、通常ゲート絶縁膜としてSiO 2 膜を使用しているため、P+ ポリシリコンをゲート電 極としたPMOSFETにおいてはゲート電極中に存在 する不純物であるボロンが基板へ突き抜ける現象が起き ていた。このボロンの突き抜けは、ボロンの拡散速度が 速いことに起因して生じ、この突き抜けのため、PMO SFETの特性が変動してしまう。

【0008】ところが、この文献のにはこのような突き 30 抜け現象は、ゲート酸化膜を窒化処理することによって 抑制されることが示されている。この点につき以下簡単 に説明する。

【0009】すなわち、図4 (図4は文献2のFig4 から引用)では、SIMS(2次イオン化質量分析)よ る基板表面からの深さとボロン濃度の分析結果を示す実 験データで、窒化処理を行った試料のデータIIおよび **IIIからシリコン基板にボロンが突き抜けていないこ** とがわかる。一方、窒化処理を行っていない試料のデー タIから、1.0×10<sup>17</sup> (1.0×10の17乗)

(原子/c m³ ( c mの3乗))程度のボロン原子が突 き抜けていることがわかる。

【0010】また、図5(図5は文献2中、Fig8 (a)から引用)は、PMOSFETについて、ドレイ ン電圧Vd=-3.0VおよびVd=-0.1Vの場合 につきゲート電圧とドレイン電流の曲線 I および I I を それぞれ示しており、これらの曲線「および「」から、 N2 Oで酸窒化処理を行ったP<sup>+</sup> ポリシリコンゲートの PMOSFETは良好なトランジスタ特性を示すことが わかる。

[0011]

【発明が解決しようとする課題】しかしながら、PMO SFETにゲート・ドレインオーバーラップ構造を採用 する製造プロセスは技術的に複雑となるため、工程数が 増え、コスト、歩留まりの点で問題がある。

【0012】そこで、この発明は上記の点を解決する製 造方法、および構造を提供するものである。

#### [0013]

【課題を解決するための手段】この目的の達成を図るた め、この発明のPMOSFETの構造によれば、下地上 にゲート絶縁膜を介在させて P<sup>+</sup> ポリシリコンのゲート 10 電極を設けてなる前記ゲート絶縁膜の一部分を酸窒化絶 縁膜としたゲート・ドレインオーバーラップ構造を採る ことを特徴とする。

【0014】また、この発明のPMOSFETの製造方 法によれば、(a)下地上にゲート絶縁膜としてゲート 酸化膜を形成する工程と、(b)該ゲート酸化膜の一部 分であって、前記下地のチャネルとなるチャネル予定領 域上の部分を酸窒化絶縁膜に変える工程と、(c)該酸 窒化絶縁膜を覆い、かつこの酸窒化絶縁膜からチャネル 型不純物を含有するゲート電極を形成する工程と、

(d)前記(c)工程後のアニール時に、前記ゲート電 極から前記ゲート酸化膜部分を経て前記下地中へ前記P 型不純物を拡散して、前記下地中にP-型拡散層を形成 する工程とを含むことを特徴とする。

【0015】この発明の実施に当たり、好ましくは、請 求項2の(b)工程を、亜酸化窒素(N₂O)またはア ンモニア(NH3)を用いて前記ゲート酸化膜を窒化す ることにより行い、P型不純物はボロン(B)とするの がよい。

# [0016]

【作用】上述したこの発明の構成によれば、ゲート電極 の下側であって、ゲート電極の中央部側に、ゲート長よ りも短い長さのゲート酸化膜部分を酸窒化絶縁膜に変え ている。従って、ゲート絶縁膜はこの酸窒化絶縁膜とそ のゲート長方向の両側のゲート酸化膜部分とで構成され る。この酸窒化絶縁膜はゲート電極中のP型不純物の熱 拡散による移動をストップさせる作用を有している。

【0017】このためゲート・ドレインオーバーラップ 構造を形成するためのP- 層の形成を、ゲート電極形成 40 後の所要のアニール工程時にゲート電極からゲート酸化 膜部分を通って下地へ熱拡散させて形成することができ る。

【0018】このように、この発明によれば、イオン注 入を用いずに熱拡散でP- 層を形成できるので、従来よ りも製造工程数が少なくなり、またゲート絶縁膜を損傷 することがなく、しかも通常の技術の組み合わせにより 低コストで歩留まりよく製造できる。

### [0019]

明する。なお、この図は、この発明が理解できる程度に 各構成成分の形状、寸法および配置関係を概略的に示し てあるに過ぎない。また図において断面を表すハッチン グ等は一部分を省略して示してある。

4

【0020】以下の説明においては、この発明のPMO SFETの製造方法を主として説明し、この説明により PMOSFETの構造も容易に理解できるので、重複す る説明は省略する。

【0021】図1の(A)~(E)は、この発明のゲー ト・ドレインオーバーラップ構造のPMOSFET (P 型MOS電界効果型トランジスタ)の製造方法の一実施 例を説明するための工程図であり、各図は主要工程段階 で得られた構造体を断面の切り口で示してある。

【0022】まず、この説明では、下地上にゲート絶縁 膜としてゲート酸化膜を形成する。このため、この実施 例では下地としてN型シリコン(Si) 基板11を用意 する。そしてこのN型シリコン基板11に、通常の素子 分離法によりフィールド酸化膜13を形成する。次に、 アクティブ領域となる基板表面上にゲート絶縁膜として 長方向の両側のゲート酸化膜部分上にはみ出すようにP 20 ゲートSiO2 膜15を、例えば6nmの膜厚となるよ うに熱酸化、あるいはCVD法等の方法により成膜す る。このようにして形成した構造体を図1の(A)に示 す。

> 【0023】次に、この発明では、このゲート酸化膜で あるSiO2 膜15の一部分を酸窒化絶縁膜21に変え る。そのため図1の(A)の構造体の上側全面に、後の 窒化時のマスクとなるような膜、例えばポリシリコン膜 17を堆積する。

【0024】そして通常のホトリソグラフィーおよびエ 30 ッチング技術を用いて、下地としての基板11のMOS FETのチャンネル予定領域上方に位置しているポリシ リコン膜部分を除去して開口部19を形成する。

【0025】その後、N2 OまたはNH3 雰囲気で開口 部19に露出しているゲートSiO2 膜部分を窒化する ことにより、このSiO2 膜を酸窒化絶縁膜21に変え て、図1の(B)に示すような構造体を得る。

【0026】なお、図中、この窒化処理でSiO2のま ま残存しているゲート酸化膜部分も15で示してある。 【0027】次に、この発明ではP型不純物を含有した ゲート電極27を形成する。そのため、まず、前工程で 設けたポリシリコン膜17を全て除去する。その後、再 び全面にポリシリコン膜を堆積し、このポリシリコン膜 に対してP型不純物として作用する任意適当なイオン。 例えばボロン (B) を含ませるためBF2 イオン (フッ 化ホウ素イオン)23を注入し、これによりP+ポリシ リコン膜25を形成する。この状態にある構造体を図1 の (C) に示す。

【0028】次に、このP\* ポリシリコン層25をパタ ーニングして、ゲート電極27を形成する。このときP 【実施例】以下図面を参照して、この発明の実施例を説 50 型不純物を含有するゲート電極27は酸窒化絶縁膜21

5

の上側を覆っていると共に、ゲート長方向に、この酸窒 化絶縁膜21からはみ出してゲートSiOz 膜の一部分 上にまで延在するように形成する。

【0029】この後、フィールド酸化膜13およびゲー ト電極27をマスクとして用いてBF2 イオン29を注 入することにより、基板11中にP+ 領域(ソース・ド レイン領域) 31 aおよび31 bをそれぞれを形成す る。その結果得られた構造体を図1の(D)に示す。

【0030】次にこの発明では、アニールにより、ゲー ト電極27からP型不純物37を、基板11に拡散させ 10 る。

【0031】この実施例の工程では上述したP+ 領域の 形成に続いてソース・ドレイン活性化のためのアニール を、例えば窒素雰囲気中で約900℃の温度で30分間 行う。この高温のアニールによって、P型不純物として のボロン(B) 37がゲートSiO2 膜部分15を通過 して基板11中に拡散するが、酸窒化絶縁膜21はこの ボロン(B)37の通過を阻止するので、この酸窒化絶 縁膜21の下側の基板11の領域にはボロンは拡散しな 110

【0032】その後、絶縁膜33を形成した後、コンタ クトホールを開ける。ここで絶縁膜33およびコンタク トホールを形成する際に高温の熱処理(例えば900 ℃、20分のアニールを2回程度)を行う。これら一連 のアニールにより P- 拡散層が形成される。その後、通 常の蒸着法によりA1(アルミニウム)配線35を形成 する。このようにして製造されたPMOSFETの構造 体を図1の(E)に示す。

【0033】このPMOSFETの構造は下地としての 基板11上にゲート絶縁膜(15,21)を介在させ て、P<sup>+</sup> シリコンのゲート電極27を具えており、この ゲート絶縁膜の一部分が酸窒化絶縁膜21となってお り、そして、全体としてゲート・レインオーバーラップ 構造となっている。

【0034】上述したこの発明の実施例によれば、ゲー ト電極を形成した後、MOSFETの完成までには、高 温処理が数回にわたって行われる。この時、既に説明し た通り、ゲート電極27中の不純物であるボロン37が ゲートSiOź 膜部分15を突き抜け、シリコン基板1 1へ拡散し、P- 拡散層39を形成する。従って、この 40 31a P+ 拡散層 (ソース・ドレイン領域) 発明では、P-拡散層39形成のための特別の加熱は行 わなくてもよい。

【0035】また、従来技術の項で既に述べたように、 酸窒化絶縁膜21はボロンの突き抜けを抑制することが できるので、酸窒化絶縁膜6の下のシリコン基板11の 領域にボロンは拡散しない。よってチャネル予定領域に は不純物が拡散または侵入しておらず、従ってPMOS FETの特性に劣化をきたさない。

6

【0036】そして、上述したこの発明の一連の工程に より、ゲート・ドレインオーバーラップ構造のPMOS FETを容易かつ低コストで形成できる。

#### [0037]

【発明の効果】上述したこの発明の説明から明らかなよ うに、この発明のPMOSFETの構造およびその製造 方法によれば、O P- 層がイオン注入なしで形成で き、工程数が少なくなること、**②** P- 層の形成がイオ ン注入によるのでなく、拡散による形成であるので、P - 層上のゲート絶縁膜への損傷がないこと、および**③** 複雑で高度な技術を用いず、従来技術の組み合わせによ り容易に形成できることという利益を奏することができ る。

#### 【図面の簡単な説明】

【図1】この発明によるゲート・ドレインオーバーラッ プ構造のPMOSFETの製造工程図である。

【図2】ゲート・ドレインオーバーラップ構造の説明図 20 である。

【図3】P<sup>+</sup> シリコン層のボロンの基板への突き抜けを 説明する説明図である。


【図4】SIMSによる基板深さにおけるボロン濃度を 示すグラフである。


【図5】酸窒化処理を行ったP+ ポリシリコンゲートの PMOSFETのトランジスタ特性を示すグラフであ る。

#### 【符号の説明】


- 30 11 N型シリコン基板
  - 13 フィールド酸化膜
  - 15 ゲートSiO2 膜
  - 17 ポリシリコン膜
  - 19 開口部
  - 21 酸窒化絶縁膜
  - 23 BF<sub>2</sub> イオン
  - 25 P<sup>+</sup> ポリシリコン膜
  - 27 ゲート電極
  - 29 BF<sub>2</sub> イオン
- - 31b P+ 拡散層(ソース・ドレイン領域)
  - 33 絶縁膜
  - 35 A1 (アルミニウム) 配線
  - 37 B (ボロン)
  - 39 P- 拡散層


(A)






P シリコン層のボロンの基板への付き抜け説明図






ゲート・ドレインオーバーラップ構造説明図



SIMSによる基板深さにおけるポロン濃度



. 酸窯化処理PMOSFETのトランジスタ特性